Docente
Area di ricerca
Architetture
Keyword (max 3 separate da virgola)
Cache
Tecnologie da utilizzare
Verilog o VHDL, Strumenti di sintesi e simulazione
Descrizione (max 500 caratteri)
Le prestazioni di un modulo di memoria cache sono fortemente dipendenti dai suoi parametri (es: associatività). Allo stesso tempo, una cache con la possibilità di cambiare la propria configurazione potrebbe adattarsi meglio ad applicazioni con caratteristiche diverse.
Questo progetto ha l’obiettivo di creare una descrizione di una cache che permetta di selezionare dinamicamente la propria configurazione all’interno di un insieme dato in fase di progettazione.